• 在工藝研發(fā)階段，芯片設(shè)計公司如何跟晶圓廠合作？

  在工藝研發(fā)階段，芯片設(shè)計公司與晶圓廠的合作是一個高度協(xié)同的、系統(tǒng)化的技術(shù)開發(fā)過程，目的在于構(gòu)建一套可量產(chǎn)的、性能可控的制造工藝平臺。

  老虎說芯

  505

  05/19 09:55

  芯片設(shè)計 晶圓廠

  
• 芯片可測性設(shè)計中的Procedural Description Language

  PDL（Procedural Description Language，過程描述語言）是IEEE 1687（IJTAG）標準的一部分，用于描述對嵌入式器件的操作過程。它是一種高級命令語言，能夠指導器件如何生成測試模式，而不是直接描述測試模式本身。PDL的主要功能是提供一種標準化的方式來描述對嵌入式器件的操作，使得這些操作可以在不同層次的硬件結(jié)構(gòu)中被復用。

  志芯

  405

  05/19 08:53

  芯片設(shè)計 芯片測試

  
• 芯片可測性設(shè)計中的ICL模型

  ICL（Instrument Connectivity Language）是IEEE 1687（IJTAG）標準的一部分，用于描述芯片內(nèi)嵌入式器件的連接性和訪問方式。它是一種硬件架構(gòu)描述語言，專注于定義器件之間的連接關(guān)系，而不涉及器件內(nèi)部的具體操作細節(jié)。ICL的主要作用是提供一種標準化的方式來描述嵌入式器件的連接網(wǎng)絡(luò)，以便實現(xiàn)對這些器件的高效訪問和控制。

  志芯

  396

  05/16 15:10

  芯片設(shè)計 ICL模型

  
• LVS和DRC檢查有什么區(qū)別？芯片設(shè)計為什么需要這兩道 “關(guān)卡”？

  在芯片設(shè)計的世界里，LVS（Layout vs Schematic，版圖與原理圖一致性檢查）和 DRC（Design Rule Check，設(shè)計規(guī)則檢查）是確保芯片功能正確和可制造性的兩大核心驗證步驟。這兩者如同建筑工程中的 “圖紙核對” 與 “施工規(guī)范檢查”，雖目標不同，但共同守護著芯片從設(shè)計到量產(chǎn)的生命線。本文將用通俗易懂的語言，結(jié)合實際案例，帶您深入理解它們的區(qū)別與協(xié)作。

  國芯制造

  1614

  05/16 14:21

  芯片設(shè)計 原理圖

  
• 芯片前端設(shè)計與后端設(shè)計的區(qū)別

  前端設(shè)計（Front-end Design）：聚焦于電路的邏輯功能實現(xiàn)。本質(zhì)上是在“紙上”設(shè)計電路，包括芯片要“干什么”，要“如何運算”。后端設(shè)計（Back-end Design）：關(guān)注的是物理實現(xiàn)方式，即如何將前端定義的電路“落地”，在硅片上“做出來”。

  老虎說芯

  811

  05/14 09:45

  芯片設(shè)計

  
• 重磅嘉賓搶先看！AI芯片與創(chuàng)新應(yīng)用發(fā)展大會暨產(chǎn)業(yè)對接會即將啟幕

  5月22日，由深圳市半導體與集成電路產(chǎn)業(yè)聯(lián)盟（SICA深芯盟）主辦，南山區(qū)人民政府、國家集成電路設(shè)計深圳產(chǎn)業(yè)化基地、深圳市前海深港基金小鎮(zhèn)發(fā)展有限公司共同協(xié)辦的“AI芯片與創(chuàng)新應(yīng)用發(fā)展大會暨產(chǎn)業(yè)對接會”將在深圳南山區(qū)前海深港基金小鎮(zhèn)路演中心舉行。 本次活動將聚焦“AI算法、算力與應(yīng)用場景協(xié)同創(chuàng)新”，特邀頂尖AI專家、頭部芯片廠商及多領(lǐng)域應(yīng)用領(lǐng)軍企業(yè)，與海思、華為云、阿里達摩院、國民技術(shù)、國微芯等一

  與非網(wǎng)編輯

  896

  05/14 07:09

  半導體 AI芯片

  
• 芯片前端設(shè)計中常用的軟件和工具

  前端設(shè)計是數(shù)字芯片開發(fā)的初步階段，其核心目標是從功能規(guī)格出發(fā)，最終獲得門級網(wǎng)表（Netlist）。這個過程主要包括：規(guī)格制定、架構(gòu)設(shè)計、HDL編程、仿真驗證、邏輯綜合、時序分析和形式驗證。

  老虎說芯

  570

  05/12 13:30

  芯片設(shè)計

  
• Calibre LVS 常用規(guī)則命令詳解

  版圖與電路圖驗證（Layout Versus Schematic, LVS）是集成電路（IC）設(shè)計流程中至關(guān)重要的一步，其目的是確保物理版圖在器件、連接關(guān)系以及可選的器件參數(shù)方面精確地反映了原始電路圖（網(wǎng)表）的設(shè)計意圖1。西門子?EDA?的Calibre? nmLVS??工具是業(yè)界領(lǐng)先的?LVS?解決方案，通過比較版圖和電路圖中的器件及連接性，在完整的?IC?驗證工具套件中扮演著關(guān)鍵角色?2。

  白話IC

  1594

  05/12 11:00

  電路圖 芯片設(shè)計

  
• 芯片設(shè)計過程中常用的軟件EDA工具

  前端設(shè)計關(guān)注芯片邏輯功能的實現(xiàn)，核心過程包括規(guī)格制定、HDL設(shè)計、仿真驗證、邏輯綜合、時序分析等。

  老虎說芯

  823

  05/12 08:30

  芯片設(shè)計 eda工具
• 30多家半導體大廠Q1財報：誰開始好起來了？

  2025年的第一季度，全球半導體銷售額延續(xù)高增長，但芯片大廠業(yè)績的分化現(xiàn)象似乎更加嚴重。除了主要市場及產(chǎn)品帶來的差異，比如AI與存儲相關(guān)企業(yè)的業(yè)績情況總體更好一些，汽車芯片大廠的業(yè)績還是慘淡。即便在泛應(yīng)用市場，芯片大廠們也出現(xiàn)了不同程度的分化。

  芯世相

  817

  05/08 13:55

  芯片設(shè)計 晶圓制造

  
• 驗證效率倍增，高性能HAV開啟芯片設(shè)計次世代

  技術(shù)復雜性、高昂的成本投入、軟硬件兼容性以及PPA（性能、功耗、面積）均衡等難題，致使當下及未來的芯片在設(shè)計驗證環(huán)節(jié)的復雜度顯著提升。以技術(shù)復雜性為例，隨著制程工藝朝著3nm、2nm甚至更為先進的節(jié)點邁進，單芯片晶體管規(guī)模突破百億量級。在此背景下，CPU、GPU、AI加速器、專用IP等不同IP的協(xié)同運作，亟需解決時鐘同步、數(shù)據(jù)一致性、功耗均衡等復雜問題。

  TechSugar

  342

  05/08 09:33

  芯片設(shè)計 汽車軟件

  
• 芯原推出業(yè)界領(lǐng)先的車規(guī)級智慧駕駛SoC設(shè)計平臺

  芯原股份（芯原，股票代碼：688521.SH）近日宣布其車規(guī)級高性能智慧駕駛系統(tǒng)級芯片（SoC）設(shè)計平臺已完成驗證，并在客戶項目上成功實施?；谛驹男酒O(shè)計平臺即服務(wù)（Silicon Platform as a Service, SiPaaS）業(yè)務(wù)模式，該平臺可為自動駕駛、智能駕駛輔助系統(tǒng)（ADAS）等高性能計算需求提供強大的技術(shù)支持。 芯原的芯片設(shè)計流程已獲得ISO 26262汽車功能安全管理

  與非網(wǎng)編輯

  710

  04/29 08:14

  智能駕駛 CPU

  
• 芯片戰(zhàn)場：巨頭博弈四大關(guān)鍵市場！

  AI人工智能浪潮洶涌，有望重塑半導體產(chǎn)業(yè)發(fā)展格局。芯片設(shè)計作為產(chǎn)業(yè)核心環(huán)節(jié)之一，已成為芯片競爭重要戰(zhàn)場。全球芯片設(shè)計產(chǎn)業(yè)格局高度集中，TrendForce集邦咨詢數(shù)據(jù)顯示，2024年全球前十大芯片設(shè)計業(yè)者營收合計約2498億美元，其中前五家廠商總計貢獻逾90%營收。當前，英偉達、AMD、高通、聯(lián)發(fā)科等IC設(shè)計巨頭正圍繞手機、AI PC、汽車、服務(wù)器四大關(guān)鍵市場積極展開布局；與此同時，隨著AI推動高性能芯片需求上漲，加上市場競爭日趨激烈，產(chǎn)業(yè)鏈協(xié)同合作趨勢明顯。

  全球半導體觀察

  1068

  04/28 16:26

  芯片設(shè)計 芯片產(chǎn)業(yè)鏈

  
• 為什么說芯片的定義再怎么強調(diào)都不為過？

  我們可以把芯片設(shè)計比作“蓋房子”，芯片的規(guī)格定義書（spec參數(shù)）就是“藍圖”。藍圖畫不清楚，后續(xù)施工再怎么努力都容易出問題。

  老虎說芯

  635

  04/24 08:36

  芯片 芯片設(shè)計

  
• 入職中國半導體行業(yè)頂尖企業(yè)

  在科技浪潮洶涌澎湃的當下，半導體行業(yè)作為現(xiàn)代科技的基石，正以前所未有的速度推動著世界的變革與發(fā)展。中國半導體產(chǎn)業(yè)在近年來更是異軍突起，眾多企業(yè)在各個細分領(lǐng)域開疆拓土，取得了令人矚目的成就。無論是芯片設(shè)計領(lǐng)域的創(chuàng)新突破，芯片制造過程中的精益求精，封裝測試環(huán)節(jié)的嚴格把控，材料設(shè)備領(lǐng)域的技術(shù)深耕，還是新興領(lǐng)域的大膽探索，都展現(xiàn)出中國半導體企業(yè)的強大實力與無限潛力。

  是說芯語

  841

  2評論

  04/14 09:05

  半導體行業(yè) 芯片設(shè)計

  
• “5G龍頭”股改完成 國內(nèi)最大芯片設(shè)計公司IPO進入實質(zhì)性階段

  2025?年?3?月?31?日，紫光展銳完成工商變更，正式更名為?“紫光展銳（上海）科技股份有限公司”，標志著股份制改革全面落地。這一變更不僅滿足了上市的基本組織形式要求，更通過設(shè)立股東會、完善法人治理結(jié)構(gòu)，提升了公司決策效率與透明度。

  芯科技圈

  1008

  04/08 09:20

  芯片設(shè)計 IPO

  
• 什么是芯片設(shè)計中的LVS

  LVS（Layout Versus Schematics）是一種驗證工具，用于在芯片設(shè)計的后期階段，檢查芯片的物理版圖（Layout）與原理圖（Schematics）是否一致?？梢园阉茸饕环萁ㄖD紙和實際建造的建筑物之間的對比檢查，確保設(shè)計圖紙與實際構(gòu)建的結(jié)構(gòu)沒有差異。如果兩者不一致，就可能出現(xiàn)設(shè)計錯誤，影響芯片的功能。

  老虎說芯

  1765

  03/31 10:30

  芯片設(shè)計

  
• “資本創(chuàng)新、擁抱AI和自開架構(gòu)”是芯片設(shè)計業(yè)實現(xiàn)新舊動能轉(zhuǎn)換的三大產(chǎn)業(yè)生態(tài)機會（一）

  作者：北京華興萬邦管理咨詢有限公司 在經(jīng)過23年和24年連續(xù)兩年去庫存和恢復調(diào)整之后，2025年對于國內(nèi)集成電路設(shè)計產(chǎn)業(yè)來講，是迎接挑戰(zhàn)去實現(xiàn)新舊動能轉(zhuǎn)換的一年。DeepSeek等人工智能（AI）技術(shù)演進推動智能化普及帶來了諸多巨大的機會，它們正逐漸在越來越多的消費市場和垂直行業(yè)市場上顯現(xiàn)；全面國產(chǎn)化加速與川普上臺后更加復雜的地緣政治環(huán)境相互交融，也使集成電路這個需要全球市場的行業(yè)必須重新尋找做強

  與非網(wǎng)編輯

  631

  03/25 08:42

  RISC-V eda

  
• 芯片行業(yè)內(nèi)卷的正面意義

  這兩年我對內(nèi)卷的觀點發(fā)生了很大的變化。以前我講芯片和MCU內(nèi)卷的案例比較多，直覺上覺得某些行業(yè)好內(nèi)卷，企業(yè)生存壓力好大，各種資源被浪費，反正是各種負面影響，但漸漸我領(lǐng)悟到內(nèi)卷也有其正面意義。

  土人觀芯

  1049

  03/24 13:35

  芯片設(shè)計 芯片行業(yè)

  
• 增加驗證覆蓋范圍并減少工作量？SmartDV完備的VIP助您實現(xiàn)又快又好的芯片設(shè)計！

  隨著現(xiàn)代芯片的復雜性不斷提高，驗證成為芯片設(shè)計過程中最耗時和費力的部分，許多芯片設(shè)計項目通常要耗費大約60%-80%的項目資源用于驗證，并且還成為了整個設(shè)計過程中的瓶頸，能否順利完成驗證成為了決定芯片上市時間（TTM）和項目整體成本的關(guān)鍵。正是因為這樣的復雜性和重要性，采用驗證IP（VIP）等工具，并與值得信賴的IP伙伴合作是回報最高的途徑，這將幫助芯片設(shè)計師解決過程中遇到的問題。 專業(yè)的驗證IP

  與非網(wǎng)編輯

  769

  03/19 10:44

  FPGA 芯片設(shè)計

  

正在努力加載...