• 

  FPGA 數(shù)碼管

  數(shù)字鐘verilog鬧鐘DE2-115開發(fā)板電子表時鐘電子鐘原理圖
  FPGA代碼設計學習資料

  05/23 08:09
  475
• 

  FPGA 數(shù)碼管

  DE2-115開發(fā)板的數(shù)字鐘verilog電子鐘電子表時鐘
  FPGA代碼設計學習資料

  05/22 16:06
  300
• 

  FPGA 數(shù)碼管

  數(shù)字鐘控制系統(tǒng)電路VHDL電子鐘秒表鬧鐘DE1-SOC開發(fā)板
  FPGA代碼設計學習資料

  05/22 11:53
  288
• 

  FPGA 數(shù)碼管

  秒表數(shù)字鐘verilog電子鐘跑表DE1開發(fā)板數(shù)字時鐘仿真
  FPGA代碼設計學習資料

  05/22 10:51
  590
• 

  FPGA Quartus

  數(shù)字鐘設計VHDL代碼Quartus實驗箱
  FPGA代碼設計學習資料

  05/16 13:08
  314
• 

  FPGA 電子時鐘方案

  可調(diào)時間帶鬧鐘功能的數(shù)字鐘電子鐘電子表
  FPGA代碼設計學習資料

  05/14 08:08
  317
• 

  FPGA 數(shù)碼管

  模塊化設計數(shù)字時鐘Verilog代碼Quartus仿真
  FPGA代碼設計學習資料

  05/13 13:28
  733
• 

  FPGA 數(shù)碼管

  基于FPGA的多功能數(shù)字鐘設計Verilog代碼ISE開發(fā)板
  FPGA代碼設計學習資料

  05/13 10:58
  717
• 

  FPGA 數(shù)碼管

  數(shù)字鐘VHDL電子時鐘DE1-SOC開發(fā)板數(shù)字時鐘報時
  FPGA代碼設計學習資料

  05/12 09:24
  847
• 

  FPGA 數(shù)碼管

  FPGA的數(shù)字鐘校時鬧鐘報時VHDL代碼
  FPGA代碼設計學習資料

  05/09 16:28
  715

正在努力加載...