什么是串?dāng)_

芯片串?dāng)_是指在芯片內(nèi)部，信號在傳輸過程中，由于相鄰信號線之間的電磁耦合，導(dǎo)致一個信號的能量部分地耦合到其他信號線上，從而對其他信號產(chǎn)生干擾的現(xiàn)象。

如上圖，A點為驅(qū)動源,如果A點為干擾源,則A、B之間的網(wǎng)絡(luò)稱為干擾源網(wǎng)絡(luò),位于D點的接收器為被干擾對象,CD之間的網(wǎng)絡(luò)稱為被干擾對象網(wǎng)絡(luò)，位于C點的串?dāng)_稱為近端串?dāng)_，位于D點的串?dāng)_稱為遠(yuǎn)端串?dāng)_，當(dāng)干擾源狀態(tài)發(fā)生變化時，被干擾對象網(wǎng)絡(luò)上會產(chǎn)生串?dāng)_脈沖，影響信號質(zhì)量。電磁耦合包括容性耦合、感性耦合和輻射耦合。

容性串?dāng)_

容性串?dāng)_是芯片串?dāng)_的一種，主要是由于相鄰信號線之間存在寄生電容，從而導(dǎo)致信號耦合產(chǎn)生干擾。當(dāng)一根信號線上的電壓發(fā)生變化時，通過寄生電容會在相鄰信號線上產(chǎn)生感應(yīng)電荷，進而產(chǎn)生感應(yīng)電壓，形成容性串?dāng)_。這種串?dāng)_在高速、高密度的芯片設(shè)計中尤為突出，因為此時信號線間距小，寄生電容效應(yīng)更明顯。

任意兩導(dǎo)體之間都會存在互容,干擾源網(wǎng)絡(luò)會通過分布電容把電流合到相鄰的被干擾對象網(wǎng)絡(luò)上去。下圖是兩傳輸線之間容性耦合的等效模型，截取一小段X，設(shè)單位長度互容為Cm,當(dāng)在干擾源網(wǎng)絡(luò)的源端加一電壓為Us,的激勵信號后,會有容性耦合電流流向被干擾對象網(wǎng)絡(luò)的近端和遠(yuǎn)端,設(shè)遠(yuǎn)端耦合電壓為Uf，近端耦合電壓為 Ub.

由于對稱，容性耦合噪聲電流，一半流向近端，一半流向遠(yuǎn)端，由基爾霍夫定律可得：

上時鐘Z0是阻抗。由于對稱，所以Ub=Uf，將上式簡并：

遠(yuǎn)端容性耦合噪聲跟著干擾源信號一起向遠(yuǎn)端傳播,干擾源每走一步都會在被干擾對象網(wǎng)絡(luò)上產(chǎn)生遠(yuǎn)端容性耦合噪聲,這些噪聲會一直累加,當(dāng)信號到達負(fù)載端的同時,遠(yuǎn)端容性耦合噪聲也會到達遠(yuǎn)端,因此對于線長為L的遠(yuǎn)端，遠(yuǎn)端噪聲電壓為:

假如源端激勵信號的邊沿是線性上升的,上升時間為t,則遠(yuǎn)端容性耦合噪聲波形為一個寬為t的矩形脈沖,脈沖幅度與耦合長度L成正比,與激勵信號的上升時間成反比。

近端容性耦合噪聲和干擾源信號的傳播信號方向相反,因此干擾源注入電流的交迭時間只有干擾源信號上升時間的一半,為t/2。之后隨著干擾源向負(fù)載端的移動,會不斷的產(chǎn)生近端容性耦合噪聲向近端傳播,當(dāng)干擾源信號到達負(fù)載端時，就不再有耦合噪聲出現(xiàn),但被干擾對象網(wǎng)絡(luò)上的串?dāng)_脈沖會經(jīng)過TD時間從遠(yuǎn)端傳回近端。因此近端容性耦合噪聲電壓先上升到一個恒定值并持續(xù)時間2*TD,然后下降到0,此噪聲電壓幅值為:

其中U0 為干擾源的峰值電壓。因此當(dāng)耦合長度大于干擾源信號前沿的空間延伸時,近端容性合噪聲電壓的幅值與合長度無關(guān),近端容性耦合噪聲波形的寬度與合長度成正比。

感性串?dāng)_

感性串?dāng)_是芯片中由于相鄰導(dǎo)線間的互感作用，使一根導(dǎo)線上的電流變化在另一根導(dǎo)線上產(chǎn)生感應(yīng)電壓，進而對信號造成干擾的現(xiàn)象。以下是其產(chǎn)生原理和影響的具體介紹。當(dāng)芯片中一根導(dǎo)線上有變化的電流通過時，會產(chǎn)生變化的磁場，根據(jù)電磁感應(yīng)定律，變化的磁場會在周圍的導(dǎo)體中產(chǎn)生感應(yīng)電動勢。相鄰導(dǎo)線處于該變化磁場中，就會產(chǎn)生感應(yīng)電壓，形成感性串?dāng)_。感性串?dāng)_與電流的變化率、導(dǎo)線間的互感系數(shù)等因素有關(guān)。電流變化率越大、互感系數(shù)越大，感性串?dāng)_越明顯。

下圖是感性耦合等效模型，其中Is為激勵源電流，m為單位長度的互感。

由電流的連續(xù)性可知，近端感性耦合與遠(yuǎn)端感性耦合噪聲的極性相反，因此可以得到：

將Is=Us/Z0代入上式得到：

同容性串?dāng)_一樣，感性串?dāng)_的遠(yuǎn)端和近端的噪聲幅值為：

輻射串?dāng)_

芯片輻射串?dāng)_是指芯片內(nèi)部或外部的電磁輻射，對芯片內(nèi)的信號傳輸線或器件產(chǎn)生干擾的現(xiàn)象。 產(chǎn)生原因包括內(nèi)部輻射源和外部輻射源。內(nèi)部輻射源：芯片內(nèi)的高速時鐘電路、高頻信號發(fā)生器等是主要輻射源，它們工作時會產(chǎn)生高頻電磁波。當(dāng)這些電磁波的頻率較高且強度較大時，就可能會對周圍的信號線和器件產(chǎn)生輻射串?dāng)_。外部輻射源：芯片周圍的其他電子設(shè)備、電源線、無線信號等也可能成為外部輻射源。如果芯片的屏蔽措施不完善，外部的電磁輻射就容易進入芯片內(nèi)部，導(dǎo)致輻射串?dāng)_。

如何化解串?dāng)_

芯片設(shè)計層面。優(yōu)化布局布線：合理規(guī)劃芯片內(nèi)部模塊布局，將產(chǎn)生強干擾的模塊與敏感模塊分開，加大間距。同時，盡量減少平行信號線長度，增加相鄰信號線間距，還可采用交錯布線方式打亂干擾源與受擾線的耦合路徑。調(diào)整信號層與電源層：增加電源層和地層數(shù)量，為信號提供穩(wěn)定參考平面，減少電源噪聲對信號的影響。合理分配信號層，將高速、敏感信號分布在不同層，避免相鄰層信號相互干擾。采用差分信號傳輸：差分信號以兩根信號線傳輸大小相等、極性相反的信號，對共模干擾有很強抑制能力，能有效減少串?dāng)_噪聲。

芯片制造層面。優(yōu)化工藝參數(shù)：精確控制光刻、蝕刻等工藝參數(shù)，確保信號線寬度、間距等尺寸精度，減少工藝偏差導(dǎo)致的寄生參數(shù)變化，降低串?dāng)_噪聲。使用低噪聲材料：選擇介電常數(shù)低、損耗角正切小的絕緣材料，可減小信號線間寄生電容，降低容性串?dāng)_。同時，采用電阻率低、導(dǎo)電性能好的金屬材料作信號線，減少電阻熱噪聲。

系統(tǒng)層面。電磁屏蔽：使用金屬屏蔽罩、屏蔽網(wǎng)等對芯片局部或整個系統(tǒng)進行屏蔽，阻止外部電磁干擾進入芯片，也防止芯片內(nèi)部串?dāng)_噪聲傳播到外部。濾波處理：在芯片電源輸入端和信號輸入輸出端安裝濾波器，濾除電源線上高頻噪聲和信號線上的干擾信號，減少串?dāng)_噪聲的傳播。