從測(cè)試作業(yè)的精細(xì)程度和作業(yè)用人數(shù)量看，晶圓測(cè)試（CP）屬于“晶圓級(jí)”工藝，數(shù)千顆甚至數(shù)萬顆裸芯片高度集成于一張晶圓上，對(duì)測(cè)試作業(yè)的潔凈等級(jí)、作業(yè)的精細(xì)程度、大數(shù)據(jù)的分析能力等要求較高，因此技術(shù)實(shí)力較強(qiáng)的測(cè)試廠商通過精益生產(chǎn)能夠?qū)崿F(xiàn)更好的效益，拉開與其他對(duì)手的差距。

圖：CP和FT測(cè)試流程

而芯片成品測(cè)試（FT）屬于“芯片級(jí)”工藝，芯片成品完成封裝之后，處于良好的保護(hù)狀態(tài)，物理尺寸體積也較晶圓狀態(tài)的裸芯片增加幾倍至數(shù)十倍，因此芯片成品測(cè)試對(duì)潔凈等級(jí)和作業(yè)精細(xì)程度的要求較晶圓測(cè)試低一個(gè)級(jí)別，測(cè)試作業(yè)工作量和人員用工量也更大。

從具體的測(cè)試工藝難點(diǎn)看，兩者擁有不同的技術(shù)難點(diǎn)和挑戰(zhàn)。在晶圓測(cè)試方面，受探針卡自身物理結(jié)構(gòu)和電特性的限制，晶圓測(cè)試更容易受到干擾，高速信號(hào)的信號(hào)完整性控制的難度較高不好，在測(cè)試方案開發(fā)和量產(chǎn)測(cè)試過程中需要更精密的治具硬件和更高要求的環(huán)境條件，因此，晶圓測(cè)試需要高效率的測(cè)試，其測(cè)試項(xiàng)目以直流測(cè)試、低速功能測(cè)試為主，追求極致的高同測(cè)，難點(diǎn)為在方案設(shè)計(jì)時(shí)需盡可能提高同測(cè)數(shù)、提高并測(cè)效率、保證一致性和穩(wěn)定性、高同測(cè)的探針卡設(shè)計(jì)等方面。

在芯片成品測(cè)試方面，芯片成品測(cè)試一般是全模塊全覆蓋測(cè)試，其難點(diǎn)為：大電流項(xiàng)目的功耗控制、提高治具設(shè)計(jì)的熱量冗余；減少高速測(cè)試項(xiàng)目的信號(hào)反射、保證信號(hào)完整性；射頻測(cè)試項(xiàng)目設(shè)計(jì)的阻抗匹配、減少干擾；精確測(cè)量高精度測(cè)試項(xiàng)目等，上面都涉及到測(cè)試方法設(shè)計(jì)、治具設(shè)計(jì)、測(cè)試板設(shè)計(jì)、測(cè)試程序開發(fā)等方面的綜合性技術(shù)。

歡迎交流，來信請(qǐng)注明（公司、姓名、崗位）。199RMB加入VIP會(huì)員群（享受行業(yè)報(bào)告/資訊、工作內(nèi)推、高級(jí)論壇名額、技術(shù)/業(yè)務(wù)/采購/終端群）等。